针对基于软件仿真片上网络NoC（Network on Chip）效率低的问题，提出基于FPGA的NoC验证平台构建方案。该平台集成可重用的流量产生器TG（Traffic Generation），流量接收器TR（Traffic Receiver）以及NoC软件，用于对NoC原型系统进行功能验证和性能评估。实际设计一个多核NoC，并用该平台对其进行FPGA验证，结果表明该平台的验证速度比软件仿真提高16000倍以上，并能对多种不同结构、路由算法、流控策略的NoC进行功能验证和性能评估。

对双网数字传真机硬件系统中的编码和译码电路进行设计,并采用FPGA芯片进行系统实现和验证。其中的编译码电路分别采用两级编码和快速译码的思路,利用硬件描述语言设计和仿真,简化了逻辑电路的实现。验证测试表明,该电路增强了系统的稳定性和可靠性,提高了编译码效率,缩短了开发周期。