针对传统Otsu局部递归分割方法很难实时实现的局限性,提出了一种适合FPGA（现场可编程门阵列）中NiosⅡ软核处理器实现的快速Otsu局部递归分割算法,该算法的思路是把一次Otsu分割得到的目标区域作为新的图像再进行一次Otsu分割,得到的结果作为最终分割阈值.利用并行Nios Ⅱ和VHDL实现的硬件加速逻辑协同设计保证算法的实时实现.实验结果表明,在不同的背景下,利用本文设计能够实时稳定地对目标分割提取,具有较好的鲁棒性.