针对在数字式加速度检测系统信号处理过程中，量化噪声影响系统性能的问题，分析了数字式MEMS加速度计系统中的幅度和相位量化噪声，重点阐述了CORDIC算法中的相位量化误差对系统总噪声功率的影响，提出了系统参数的优化方案，建立了数字系统的数学模型，对优化方案进行了仿真，并采用以FPGA为核心的数模混合系统对优化方案进行了验证．结果表明，对CORDIC算法的相位控制字进行优化后，系统的输出噪声系统误差减小为优化前的10％，噪声特性有显著改善．

基于微机械工艺制作的加速度计,广泛采用差动结构电容变化来反映被测量的方向和大小。近年来针对该需求研制了检测微小电容变化的电路。采用基于FPGA实现的数字式电容检测系统,具有高精度和稳定度,对寄生电阻、电容不敏感,并直接采用数字接口输出。它检测电容变化范围为±2pF,电容检测分辨率可达到0.115fF。将系统连接到灵敏度为1.056pF/g的加速度计后,可以测量的加速度分辨率为0.107mg,对应的动态范围为4.0×104。