文章通过对1553B总线协议的研究，结合现代EDA技术，介绍了一种使用现场可编程逻辑器件（FPGA）设计1553B总线协议用的manchesterII型码解码器的方法。通过采用VerilogHDL硬件描述语言和原理图混合输入法，使设计简洁有效。通过QuartusII开发软件对设计进行了时序约束和分析，最后给出了时序仿真图，从而证明了这种设计是可行和可靠的。