首先分析了8PSK的软解调原理,针对最优的对数似然比（LLR）运算复杂度较高的特点,选用了相对简化的最大值（MAX）算法作为可编程逻辑门阵列（FGPA）硬件平台实现方案。随后,通过QUARTUS II仿真平台对8PSK软解调器进行了硬件描述语言（VHDL）的设计实现和功能仿真,并通过与LDPC译码模块级联在Altera公司的Stratix II系列FPGA芯片上完成最终测试。通过与MATLAB仿真结果进行比较,验证上述简化8PSK软解调器设计的正确性和可行性。