针对数字音频广播单频网系统,结合ETSI国际标准的时间同步原理,提出一种基于FPGA并结合PCI总线架构的时间同步适配器设计方案。方案利用一片FPGA集成PCI总线传输控制、单频网适配、E1接口、GPS接口等模块,具有高通用性、可移植性和可升级性。采用Altera公司Cyclone I系列FPGA实现,占用逻辑单元3 150个,Fmax达到229.57 MHz。验证结果表明,本案正确可行。

在分析双绂幅度法（Rife）、修正双线幅度法（MRife）、傅里叶系数插值迭代3种算法的基础上，结合FPGA的并行处理优势，将迭代变为并行运算，由此得出了一种快速频率估计算法。并将新算法进行FPGA设计，给出了算法流程图。仿真结果表明，当Esn〉-14dB时，新算法的频率估计均方误差接近卡拉美一罗限（CRB）。