针对分辨率为1024×768的LCoS屏编写了VerilogHDL驱动代码，在quartusⅡ9．1平台上综合编译，并在Aftera的FPGA芯片EP3C5E144C8上进行了功能验证和实际输出信号测量。采用异步FIFO结构解决了跨异步时钟域的数据传输问题。嵌入FFTIP核后，可进一步对图像进行基于FFT的变换处理，分析图像的频谱。为计算全息3D图像处理及显示提供了硬件平台。