在微机自动化设计中，随着总线速度越来越块，芯片的上升／下降沿越来越陡，时序问题变得越来越突出。时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写窗口越来越小，要想在很短的时间内，使数据信号从驱动端完整地传送到接收端，就必须进行精确的时序计算和分析。同时，时序与信号的完整性也是密不可分的，良好的信号质量是确保时序稳定的关键。由于反射、串扰造成的信号质量问题，都很可能带来时序的偏移和紊乱，导致时序余量不够。