用Verilog硬件描述语言实现VoIP语音网关芯片上的TDM（时分复用）控制模块，包括模块的结构设计和FIFO缓存机制，并且以VoIP语音网关系统为平台对模块进行了验证