常规数据采集与显示方法是应用CPU或DSP通过软件控制数据采集的模／数转换，这样将会频繁中断系统的运行，从而降低系统的运算速度，数据采集的速度也将受到限制。通过CPLD实现由硬件控制模／数转换和数据显示，最大限度地提高系统的信号采集和处理能力。这里运用VHDL硬件编程语言，通过状态机设计程序，完成A／D转换芯片与可编程逻辑芯片的接口。将A／D转换结果以BCD码形式通过CPLD芯片进行显示，实时观测转换进程，给出了BCD码转换流程图，完成相应电路设计，通过QuartusⅡ软件进行仿真，并在开发系统上成功实现功能验证，提高了系统的运算速度。