本文简要介绍了AMD公司Am29LV160D芯片的特点,并对WISHBoNE总线作了简单的介绍,详细说明了FLASH memory与WISHBoNE总线的硬件接口设计及部分Verilog HDL程序源代码.

介绍了一种基于W ishbone总线的UART IP核的设计方法。该设计采用了自顶向下的模块化划分和有限状态机相结合的方法,由于其应用了标准的W ishbone总线接口,从而使微机系统与串行设备之间的通信更加灵活方便。验证结果表明,这种新的架构设计是有效的。