针对一款雷达芯片电路采用基于扫描路径法的可测性设计，在设计过程中采用时钟复用技术、IP隔离技术，以及针对具体的时钟产生电路采用了其他特殊处理技术；通过采用多种恰当有效的可测性设计策略后，大大提高了该芯片电路可测性设计的故障覆盖率，最终其测试覆盖率可达到97％，完全满足设计指标的要求。