DSP的JPEG图像压缩的设计与实现

　　一、引言

　　JPEG算法是一种数字图像压缩编码算法，具有压缩比例高、失真小的特点，并已被确定为国际标准。该标准被广泛应用于数码相机、监视系统、手机、可视电话等等诸多方面。它的应用与实现不仅限于PC机，更多的则是基于嵌入式系统。嵌入式系统有其体积小、成本低、可靠性高、速度快、环境适应性强等优点。嵌入式编码实现方式也比较多，有的采用专用集成芯片，有的基于FPGA，有的基于DSP，ARM。采用专用芯片的方式实现简单，技术成熟可靠，但灵活性以及可扩展性差。基于FPGA的方式，压缩算法纯硬件实现，并行处理速度高，可实现高速处理，但由于JPEG压缩算法比较复杂，开发难度大些，费时费力。基于通用DSP实现方式优点是：灵活性强，能满足特殊处理需求，具有很好的可扩展性、可升级性和易维护性。

　　二、系统硬件设计

　　考虑到系统的二次开发性本系统采用DSP开发方案，选用TMS320C6713芯片作为系统主处理器，该嵌入式系统能完成视频图像信号的采集、处理、压缩、编码、显示、存储等一系列功能。

　　本图像处理系统由底板与子板两部分组成，底板主要由DSP处理器TMS320C6713、一片256K×16bit Flash，四片4M×16bitSDRAM、外部存储器接口EMIF(External Memory InteRFace)和其他通用外设接口如RS-232，音频接口等组成。子板是在底板的EMIF上扩展出来的，主要由视频解码A/D芯片、采集和显示时序控制芯片CPLD等。

　　(一)CCD摄像头用来采集模拟视频图像数据。

　　(二)视频解码A/D芯片Philips SAA7113将模拟视频电视信号(本系统PAL制)数字化。输出为符合CCIR.601标准的数字视频码流。

　　(三)FIFOAL422B作为A/D与C6713DSP之间的数据缓冲，使A/D的转换速度与DSP读取A/D数据的速度匹配。

　　(四)TMS320C6713DSP为主处理器，实现对视频数据的压缩编码处理。在存储FIFO，存储SDRAM和压缩码流输出SDRAM采用DMA方式进行数据传输，可以提高数据传输的速率。

　　(五)SDRAM作为DSP的片外扩展存储器，用于存储A/D的图像数据，中间过程的部分数据以及压缩后的图像数据。选用了4片ISSI公司的4M×16bit SDRAM芯片IS42S16400，构成了一个8M×32bit的外部存储器。映射到DSP的CE0存储空间。

　　(六)Flash 采用芯片256K×16bit的AM29LV400B，用于DSP上电或复位后的程序加载。

　　(七)CPLD采用Laitiice公司的LC4821V，作为视频A/D对FIFO进行写操作，DSP对FIFO进行读操作的时序控制。

　　本设计中解码CCD摄像头的模拟视频信号是采用专用的模拟视频信号解码器SAA71113， SAA71l13视频解码器是双通道模拟预处理电路、自动钳位和增益控制电路、时钟产生电路、数字多标准解码器、亮度/对比度/饱和度控制电路、彩色空间矩阵的组合，是一款功能完善的视频处理器。SAA711l3只需要单一的3.3V电源供电，与C6713的I/O电压一致。