一种改进的增益增强共源共栅放大器的设计

　　0 引言

　　随着集成电路技术的不断发展，高性能的运算放大器广泛应用于各种电路系统中，它成为模拟和混合信号集成电路设计的核心单元电路，其性能直接影响电路系统的整体性能。作为现代模拟集成电路的一个重要部分，A/D转换器随着集成电路技术的发展而发展。随着数字无线电等理论的提出，高速高精度模数转换器成为人们研究的目标，而这也为运算放大器提出了更高的要求。在传统结构越来越限制放大器指标的时候，Bult.K.提出的增益增强结构能够在不影响带宽的前提下有效地提高运放的开环增益，使得设计高性能放大器变的更加容易。

　　本文设计了一种采用增益增强结构的带开关电容共模反馈的折叠式共源共栅跨导运算放大器，可用于流水线结构的A/D中。出于对性能及版图因素的考虑，采用了单端放大器作为增益提高辅助放大器。并通过改进共模负反馈电路，使得放大器输出共模反馈电压稳定更快，抖动更小。本设计在Cadence环境下对运放的电路和版图进行了仿真。结果表明，放大器的各项性能参数达到了理想的效果。

　　1 电路结构的分析与设计

　　CMOS跨导运算放大器常用结构有两级放大结构、套筒结构和折叠共源共栅结构等形式。两级放大结构的运放电路结构虽然具有高增益、高摆幅等优点，但由于每一级至少引入一个极点，为了保障整个放大器的相频特性满足要求，需要额外的频率补偿电路，从而提升了放大器的电流和功耗，限制了放大器带宽，同时降低了放大器速度，因此不能满足本设计中对于运放带宽和速度的要求。套筒式结构虽然具有较高的增益、较好频率特性及较低功耗，但是受到结构限制，其输出摆幅和共模输入范围小，不满足设计要求。折叠式共源共栅结构针对套筒结构输出摆幅小的缺点进行改进，通过增加电路支数，提高功耗，在提供较高的增益前提下，又满足了大带宽、高摆幅和高速的要求。通过对折叠共源共栅结构应用增益增强技术，可以在不影响信号带宽、压摆率和相位特性的情况下进一步提高电路直流增益。因此，针对本设计的特殊要求，选取了应用增益增强技术的折叠式共源共栅结构。

　　1.1 主运放电路

　　本文设计的折叠共源共栅运算放大器如图1所示。M0，M1为差分输入对管;M2为差分对管恒流源;M4，M5为电流源;M6，M7为共栅管;M8，M10，M58，M59为共源共栅电流源负载。由于NMOS管的载流子迁移率更高，采用NMOS管作差分输入级可提高运放增益和带宽。

　　当无增益提高辅助运放时，主运放的小信号电压增益为：